Stav mikrónov a kadencie aktualizuje stav ddr5, o 36% vyšší výkon ako ddr4

Na začiatku roka usporiadali Cadence a Micron prvú verejnú demonštráciu pamäte DDR5 novej generácie. Na udalosti TSMC začiatkom tohto mesiaca tieto dve spoločnosti poskytli určité novinky o vývoji novej pamäťovej technológie.

Micron a Cadence diskutujú o svojich pokrokoch v pamäti DDR5

Hlavnou črtou DDR5 SDRAM je kapacita čipov, nielen vyšší výkon a nižšia spotreba energie. Očakáva sa, že DDR5 zvýši vstupno / výstupné rýchlosti z 4 266 na 6 400 MT / s pri poklese napájacieho napätia o 1, 1 V a prípustnom rozsahu jittera 3%. Očakáva sa tiež, že budú používať dva nezávislé 32/40 bitové kanály na modul (bez / alebo s ECC). Okrem toho bude mať DDR5 zlepšenú efektívnosť príkazovej zbernice, lepšie schémy upgradu a väčšiu skupinu bánk pre ďalší výkon. Kadencia ďalej hovorí, že vylepšená funkčnosť DDR5 umožní o 36% vyššiu šírku pásma v reálnom svete v porovnaní s DDR4 dokonca pri 3 200 MT / s, a raz 4800 MT / s bude skutočná šírka pásma o 87% vyššia. v porovnaní s DDR4-3200. Ďalšou z najdôležitejších charakteristík DDR5 bude hustota monolitických čipov nad 16 Gb.

Odporúčame prečítať si príspevok o procesoroch Intel Core 9000 s podporou až 128 GB pamäte RAM

Poprední výrobcovia DRAM už majú monolitické DDR4 čipy s kapacitou 16 GB, ale tieto zariadenia nemôžu dodávať extrémne hodiny z dôvodu fyzikálnych zákonov. Preto majú spoločnosti ako Micron veľa práce na pokuse spojiť vysoké hustoty DRAM a výkon v ére DDR5. Spoločnosť Micron sa zaoberá najmä premenlivým retenčným časom a inými výskytmi na atómovej úrovni, keď výrobné technológie používané pre DRAM dosiahnu 10-12 nm. Jednoducho povedané, zatiaľ čo štandard DDR5 prispôsobuje hustotu a svadobný výkon, tvorcovia DRAM majú stále čo robiť.

Spoločnosť Micron očakáva, že do konca roku 2019 začne vyrábať čipy 16 Gb pomocou svojho výrobného procesu „sub-18nm“, hoci to nevyhnutne neznamená, že skutočné aplikácie, ktoré majú túto pamäť, budú k dispozícii do konca budúceho roka. Spoločnosť Cadence už implementovala technológiu DDR5 IP (Controller + PHY) pomocou technologických procesov N7 (7nm DUV) a N7 + (7nm DUV + EUV) TSMC.

Vzhľadom na kľúčové výhody DDR5 nie je prekvapujúce, že Cadence predpovedá, že servery budú prvými aplikáciami, ktoré budú používať nový typ DRAM. Spoločnosť Cadence je presvedčená, že zásady podpory zákazníkov využívajúcich proces N7 + ho podporia, čo v podstate znamená, že čipy by sa mali dostať na trh v roku 2020.

Techpowerup písmo