Epyc milan a Janov, amd poskytuje podrobnosti o svojom novom serveri cpus

AMD odhalila niektoré podrobnosti o architektúre EPYC v Miláne (Zen 3) a architektúre EPYC Janov (Zen 4), ktorú spoločnosť plánuje.

EPYC Milan a Janov, AMD uvádza podrobnosti o svojich nových serverových procesoroch

Martin Hilgeman z AMD, senior manažér HPC aplikácií, počas svojej prezentácie odhalil snímky potvrdzujúce, že ďalšia séria procesorov EPYC „Miláno“ sa spustí na existujúcej serverovej zásuvke SP3 servera AMD, podporuje pamäť DDR4 a ponúka rovnaké TDP a rovnaké základné konfigurácie ako séria procesorov v Ríme.

Zdá sa, že táto snímka rozptyľuje zvesti o tom, že AMD plánuje spustiť Miláno s implementáciou 4x SMT, ktorá tvrdila, že Zen 3 ponúkne používateľom štyri vlákna na jadro CPU. Zdá sa, že hlavným zdrojom vylepšení výkonu Zen 3 bude skôr zlepšenie IPC a zvýšenie rýchlosti hodín, ako zvýšenie počtu jadier a vlákien. Dúfajme, že to znamená, že sa Zen 3 zameria na výkon „jedného jadra“ a vylepšenia základnej architektúry.

Navštívte nášho sprievodcu o najlepších procesoroch na trhu

Pokiaľ ide o EPYC Janov (Zen 4), Helgeman tvrdí, že Zen 4 je stále vo fáze návrhu, čo znamená, že výrobcovia serverov a ďalší zákazníci majú príležitosť ovplyvniť návrh Janov. Tiež sa potvrdzuje, že táto nová architektúra bude spustená s novým soketom SP5, podporí nový typ pamäte (pravdepodobne DDR5) a ponúkne užívateľom „nové schopnosti“, ktoré neboli odhalené.

Internacionalizáciou dizajnu Zen 3 AMD potvrdil, že Zen 3 by sa posunul ďalej od rozdeleného dizajnu vyrovnávacej pamäte Zen / Zen 2, ktorý rozdelil vyrovnávaciu pamäť CPU L3 AMD medzi dva štvorjadrové CCX. To znamená, že AMD by sa mohla odkloniť od svojho vlastného štvorjadrového dizajnu CCX, čím by vytvorila osemjadrový dizajn CCX so Zen 3 alebo iným dizajnom.

Namiesto ponúkania dvoch 16MB vyrovnávacích pamätí L3 (ako je vidieť na súčasnom dizajne Zen2 spoločnosti AMD), dizajn AMD Zen3 ponúkne kombináciu vyrovnávacej pamäte L3 „32 + MB“ vo všetkých ôsmich jadrách CPU. Tým sa zníži potenciálna latencia medzi jadrámi CPU v jednej matrici a zaručí sa lepší prístup k integrovanej vyrovnávacej pamäti L3 pre jadrá CPU. Táto vyrovnávacia pamäť by tiež bola väčšia ako v predchádzajúcich generáciách.

EPYC Milan by k nám prišiel v druhej polovici roku 2020.

Písmo Overclock3d